Cadence Stratus Information

=== over view ===
- CtoSは高位合成だけ。
- StratusはCosim(SystemC and Verilog mixed)の実行が可能。
- SystemC検証環境をCosimでも流用可能。
- ライセンスは高位合成とGUIのFeatureで分かれている。
- GUIは高位合成後のAnalysisで使用。
- 高位合成が~1H以内でモジュール分割するのが適当。
- 高位合成のSize and Delay estimation の精度誤差は+-10%はある。
- estiation は簡易合成で行う。

=== detailed implementation ===
- Default で wait() を消して自動パイプライン。 -> HLS_PIPELINE_LOOP()
- IOは自動パイプラインを無効にする。 -> { HLS_DEFINE_PROTOCOL() }
- IOは非パイプライン and Fix latency はwaitを有効にする。 -> HLS_DEFINE_PROTOCOL()
- パイプラインにはバックプレッシャーの有無を指定可能。 -> stall_...
- プロセス間はp2pライブラリを使用すれば簡単に記述可能。
- p2pのdefaultはブロッキングだがノンブロッキングも使用可能。
- glovalで変数はFFにしておく。-> flatten_arrays all
- SRAMにするには制約が必要。-> HLS_MAP_TO_MEMORY

=== CtoS -> Stratus ===
- スクリプトとディレクティブの変換が必要。

=== Library ===
PLE(physical layout estimator)を使った方がより高位合成の精度が高くなる。
2017-12-08 : Work-Product-Design : コメント : 0 : トラックバック : 0
Pagetop

Make hierarchy tree from simvision

1. Explode
2. Select Deep
3. Copy
4. paste to "gedit"
2016-12-13 : Work-Product-Design : コメント : 0 : トラックバック : 0
Pagetop

命名規則としてスネークケースとキャメルケースを把握しておこう

ざっくりと、小文字 or 大文字に統一されているのがスネークケース、大文字小文字混じりがキャメルケースです。

reference:
http://pg-kura.hatenablog.com/entry/20120118/1326892870
2016-10-03 : Work-Product-Design : コメント : 0 : トラックバック : 0
Pagetop

CoreSight Components を把握しておこう。

DAP の中には外部I/Fと内部Masterがあります。
外部I/FはSWJ-DPで、JTAG-DPとSW-DPを選択して使います。
内部MasterはAHB-AP等を選択して使います。

// DAP Structure
- Debug Port
-- SWJ-DP
--- JTAG-DP
--- SW-DP
- Access Port
-- AHB-AP
...

レジスタは2種類あり、DP制御用とAP制御用があります。
他のDdegub Components (ITM/DWT/FPB/SCS/TPIU/ETM)にはAPACCに内部バスアドレス(0xE0000000~)とデータを指定してアクセスします。

// DAP Register
- DPACC
- APACC

レジスタの詳細はそれぞれのコアのTRMを参照する必要があります。

参照:
https://www.silabs.com/Support%20Documents/TechnicalDocs/AN0062.pdf
http://www.pjrc.com/teensy/beta/DDI0403D_arm_architecture_v7m_reference_manual.pdf
2016-06-23 : Work-Product-Design : コメント : 0 : トラックバック : 0
Pagetop

Trust Zone implementation become more easy by using ARMv8 + CryptoCell + AHB5

TrustZone for ARMv8-M Use Cases
- Protection from attack
- Preventing code theft
- Safety critical system / system liability / multi party

ARM TrustZone CryptoCell
- Family of security subsystems applicable to any ARM platform
- Compatible with TrustZone architecture extensions on CPU

AMBA 5 AHB5
- Extending Security to the System

reference:
http://www.armtechforum.com.cn/attached/article/ARM_Security_Connected_Device20151210133344.pdf
2016-05-11 : Work-Product-Design : コメント : 0 : トラックバック : 0
Pagetop

ARMの帯域削減テクノロジーを把握しておこう

AFBC(ARM Frame Buffer Compression):圧縮伸長
Smart Composition:フレームバッファの同じ個所はリードしない
Transaction Elimination:フレームバッファの同じ箇所はライトバックしない

参照:
http://www.arm.com/ja/products/multimedia/mali-technologies/arm-frame-buffer-compression.php
2015-05-29 : Work-Product-Design : コメント : 0 : トラックバック : 0
Pagetop

AMBA Designer の後継は Socrates

eclipse-basedのユーザーインターフェイスで使いやすくなってそうです。

参照:
http://www.arm.com/products/system-ip/ip-tooling/socrates.php
2015-05-29 : Work-Product-Design : コメント : 0 : トラックバック : 0
Pagetop

Cortex-A57の後継はCortex-A72

Cortex-A72はサイズを小さく保ったままパフォーマンスを上げるという点に集中したアーキテクチャになります。

パフォーマンスは約1.3倍くらいかな。

参照:
http://pc.watch.impress.co.jp/docs/column/kaigai/20150424_699491.html
2015-04-24 : Work-Product-Design : コメント : 0 : トラックバック : 0
Pagetop

非同期不具合の原因パターンを把握しておこう

大きく分けて3パターンあります。

1.そもそもの非同期設計ミス(FF出しFF2段受けをしていない、サンプリング定理を守っていない)による不具合
2.非同期乗り換えのメタステーブルによるシミュレーションと実機の動作が変わる事の認識漏れによる不具合
3.非同期リコンバージェンス箇所の見落としによる不具合

1.はそもそも論外として、2.は多ビットデータりタイミングは論外として、よくやるのが非同期FIFOでタイミング決め打ちをして設計をしたケースが挙げられます。3.は2.の組み合わせでより見落としがちなケースとなります。
2014-10-28 : Work-Product-Design : コメント : 0 : トラックバック : 0
Pagetop
ホーム  次のページ »

プロフィール

zive

Author:zive
大阪在住、男

ブログ検索

月別アーカイブ

FC2カウンター