パッケージ非破壊検査としてSATを把握しておこう

SAT:Scanning Acoustic Tomograph は超音波を用いて、パッケージ内部の界面の接合状態を非破壊で観察する事ができ、はんだ耐熱性評価などに用いられます。

参照:
http://www.test-navi.com/jp/test/cases/pdf/18_sat.pdf
2015-05-26 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop

チップ歩留りに関係する消費電力の要素の大部分はリーク

温度による影響があるからです。
スペックから外れる分はFTでフィルタリングします。
2015-05-25 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop

Wafer cost のトレンドを把握しておこう

もちろんオプションや数量によって変わってきます。

参照:
http://semimd.com/blog/tag/28nm/
2015-05-22 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop

DRAMのプロセス微細化に伴うRowHammer問題を把握しておこう

DRAMメモリセルの同じRowに対する連続したアクセスが、隣接したRowのセルのデータを不安定し、エラーを生じさせるという内容です。

参照:
http://pc.watch.impress.co.jp/docs/column/kaigai/20141204_678795.html
2015-01-15 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop

KGDを把握しておこう

KGDとは、パッケージングされていないベアチップの状態で良品であることを保証されたもので、「Known Good Die」という英熟語の頭文字を取って作られた言葉です。

SIPする際に必要です。

参照:
http://www.tij.co.jp/lsds/ti_ja/analog/glossary/kgd.page
2015-01-08 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop

テスト歩留り向上手段はこれ

パターンデバッグが完了している、という前提で以下が挙げられます。

1.スペック緩和
2.プロセス誘導
3.回路修正

2.ですが、FABがそのプロセスをどこまでコントロールする能力があるかを確認する必要があります。その上で、センターを振った場合どれくらいの不良率になるかを調査する必要があります。
2014-12-17 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop

プロセススピードはnpの順番

TT,SS,SF,FS,FFは、半導体のnch,pchになります。

ですのでアンバランスのプロセスコントロールはできないです。
2014-12-16 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop

Wafter Test と Final Test の Target Yield を把握しておこう

WTの歩留り目標は85%、FTの歩留り目標は90~95%を目指します。
2014-12-04 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop
ホーム  次のページ »

プロフィール

Author:zive
大阪在住、男

ブログ検索

月別アーカイブ

FC2カウンター