USB2でスピードモード毎の信号レベルを把握しておこう

USB2でスピードモード毎の信号レベルは異なります。

それを代表的なバスステートについてそれぞれどう異なるかを把握しておきましょう。

■ Differential '1'
D+ high, D- low

■ Differential '0'
D- high, D+ low

■ Single Ended Zero (SE0)
D+ and D- low

■ Single Ended One (SE1)
D+ and D- high

■ Data J State:
Low-speed -> Differential '0'
Full-speed -> Differential '1'

■ Data K State:
Low-speed -> Differential '1'
Full-speed -> Differential '0'

■ Idle State:
Low-speed -> D- high, D+- low
Full-speed -> D+ high, D- low

■ Resume State
Data K state

■ Start of Packet (SOP)
Data lines switch from idle to K state

■ End of Packet (EOP)
SE0 for 2 bit times followed by J state for 1 bit time

■ Disconnect
SE0 for >= 2us

■ Connect
Idle for 2.5us

■ Reset
SE0 for >= 2.5 us

参照:
http://www.usbmadesimple.co.uk/ums_3.htm
2011-12-21 : Work-Product-Spec : コメント : 0 : トラックバック : 0
Pagetop

DDRのシグナルインテグリティ

DDRは無印、2、3とバージョンアップするに従い、その動作周波数も倍々になっています。

その際に課題となるのがシグナルインテグリティですが、終端抵抗やインピーダンスを合わせるためにDDR2ではOCD Calibration、DDR3ではZQ Calibrationが使用されています。また、タイミングを合わせるためにDDR2ではT-Branch Topology、DDR3ではFly-by Topologyが使用されています。

詳細は「ddr fly by」でググりましょう。

テーマ : ハードウェア
ジャンル : コンピュータ

2011-12-20 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop

アントニオ ルフォ - Antonio Rufo

靴は人それぞれ合う合わないがありますが、自分はここの26.5がベストフィット。

とりあえず、

・つま先のマットがいい感じ
・靴底が前面ゴム

なのもポイント高いです。正統派の革靴というわけではないですが、実用性を考えるといいデザインです。

通販はあまり無いみたいですね。大阪だと阪急メンズ館1Fで買えます。

テーマ : ひとりごとのようなもの
ジャンル : 日記

2011-12-18 : Home-Lifestyle-Clothes : コメント : 0 : トラックバック : 0
Pagetop

配色

「色彩センスのいらない配色講座」というプレゼン資料を読みました。

色の組み合わせの話ですが、4色以上は難しいですが、3色ならシンプルなんで覚えておくといろいろ使えると思います。

・「明度」、「色相」、「彩度」の3属性で表現、選択が可能。
・使う色は3色で70%, 25%, 5%の比率にする。
・最初に25%の色を決める、彩度は高め。
・次に25%の色の明度を上げたものを70%の色とする。
・最後に25%の色から離れた色相の色を5%の色とする。
・色相は「マンセル・カラー・システム」でググる。

テーマ : 今日のつぶやき。
ジャンル : 日記

2011-12-14 : Work-Win-Office/Acrobat : コメント : 0 : トラックバック : 0
Pagetop

Wide I/O

Wide I/OというのはDRAMの新しい規格です。

大体2014年くらいに市場導入される見込みだそうです。

ウリはなんといっても帯域で、32bit-800MbpsのLPDDR2が3.2GByte/Secなのに対して、WideI/O SDRが512bit-200Mbpsで12.8GByte/Secと圧倒的です。

しかも、帯域当たりの消費電力はLPDDR2と比べると1/2になるそうです。

でもまてよ、、、帯域当たり?確かに帯域当たりの消費電力は1/2になるかもしれんけど、帯域が4倍になるんだから結局消費電力は2倍になるのでは。

また、端子が32本から512本に増えるので、PADネックでダイサイズが大きくなってしまう可能性もあります。

LSIの構想を練る際にはトータルバランスで考える必要がありそうです。

テーマ : ハードウェア
ジャンル : コンピュータ

2011-12-02 : Work-Product-WF/PKG/TT/DR : コメント : 0 : トラックバック : 0
Pagetop

SOC開発で注意しなければいけないパラメーター

SOCを開発する上で実現したい機能を保障する事は当然ですが、それ以外にも「面積」、「パフォーマンス」、「消費電力」の3つに考慮する必要があります。

パフォーマンスを上げれば当然面積や消費電力が高くなりますので、許容できる範囲内に収まるようにパフォーマンスを調整する必要が出てきます。

構想設計の段階でこれら3つパラメーターについての目標値を決めておく事が重要です。

最近はSOC開発ではフロントエンド設計だけを行い、レイアウト作業やシリコン作成は外部に委託する事も増えてきています。

その際には、「クロック系統」、「クロック相関」「ACタイミング制約」をしっかりと決めておく事が必要です。

テーマ : ハードウェア
ジャンル : コンピュータ

2011-12-01 : Work-Product-IP/DFT/Layout : コメント : 0 : トラックバック : 0
Pagetop
ホーム

プロフィール

zive

Author:zive
大阪在住、男

ブログ検索

月別アーカイブ

FC2カウンター