基板設計時には電源系ノイズの対策部品が有効に働くようにしよう

電源系ノイズの大きさは、デジタルLSIから見た電源分配回路のインピーダンス(Z)に高周波スイッチング電流の時間的変化量(di/dt)を乗じた値になります。

ただ以下の傾向により、

1.高速動作の大規模デジタルLSI化に伴い、集積したCMOS回路が高速にスイッチングすると電源分配回路に多くの高周波電流が流れる。
2.消費電力の増加を抑えるべく電源電圧は低下の一途をたどり、コア電圧は1Vを切った。この結果、消費電流は増大傾向にある。つまり、デジタルLSIの高速スイッチング動作で発生する高周波電流の変化速度と振幅の両方が大きくなっている。

di/dtは以前より増大し、電源系ノイズは大きくなる方向にあります。

これにより、電源電圧の誤差に対する許容度(マージン)は小さくなっており、電源系ノイズに対する耐性は低下する一方で、従来は問題にならなかった大きさのノイズが動作不良の原因になり得ます。

悪い条件はこれだけでは無く、電源電圧が異なる複数のデジタルLSIを搭載する事もボードの電源系ノイズを大きくしてしまいます。しかも、あらゆる電子機器で小型化が進み、ボードの実装面積は削減される傾向にあります。つまり、ボードに理想的な形状の電源/グラウンド・プレーンを用意することが難しくなっています。

電源系ノイズへのボード上での対策は、電源分配回路のインピーダンスを低く抑えることに尽きます。先に述べた通り、ノイズの大きさはインピーダンス(Z)に高周波スイッチング電流の時間的変化量(di/dt)を乗じた値になるからです。ボード設計者がdi/dtを制御することは現実的ではありません。従って、実際にはインピーダンスの低減が唯一の解になります。

そこで、電源分配回路の「広帯域/低インピーダンス化」を目指し、対策部品が進化を始めました。

ただし、これらの新型部品を採用したとしても、必ずしも電源品質を確保できるわけではありません。対策部品はそれ自体の特性だけでなく、その使い方が極めて重要だからです。ボードのどの位置に、どうやって実装するかによって、得られる効果はまったく変わってしまいます。ボードの電源分配回路全体の特性を最適化するように配置しなければ意味がありません。

基板設計時には電源系ノイズの対策部品が有効に働くようにしましょう。

参照:
http://eetimes.jp/ee/articles/0712/10/news119_2.html
http://www.sozogaku.com/fkd/cf/CA0000077.html
2014-07-22 : Work-Product-Evaluation/MP : コメント : 0 : トラックバック : 0
Pagetop
コメントの投稿
非公開コメント

Pagetop
« next  ホーム  prev »

プロフィール

zive

Author:zive
大阪在住、男

ブログ検索

月別アーカイブ

FC2カウンター