VHDLのシミュレーション実行

vcsとmodelsimについて。

両方とも基本的な思想は同じで、ライブラリディレクトリにコンパイルコマンドでコンパイルします。
vcsならvhdlan、modelsimならvcomです。

その後、vcs、vsimで実行するのですが、いくつか注意点があります。

vcsはトップをverilogにする必要があるので、トップをコンパイルしつつ、-Rで実行すればいいと思います。
波形ダンプの関数もここに書きます。

modelsimは-cオプションでコマンドラインで実行します。

実行する際にはライブラリディレクトリを相対パスで指定する必要があるかと思いますが、
vcsもmodelsimも、実行ディレクトリの設定ファイルを読み込んでライブラリディレクトリを決めます。

vcsは"synopsys_sim.setup"、modelsimは"modelsim.ini"になります。

modelsimはそのままだと標準ライブラリが足りないので、others=$MODELTECH/../modelsim.iniとします。

テーマ : ハードウェア
ジャンル : コンピュータ

2008-06-28 : Work-Product-Verification : コメント : 1 : トラックバック : 0
Pagetop
コメントの投稿
非公開コメント

vcsでもVHDL top出来ますよ。 vsimと同じようにVHDL topを、vcsコマンドに引き渡して、できあがったsimvを実行すればOKです。
2008-10-20 17:15 : URL : 編集
Pagetop
« next  ホーム  prev »

プロフィール

zive

Author:zive
大阪在住、男

ブログ検索

月別アーカイブ

FC2カウンター